IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of:

Yuji YAMAMOTO

Atty. Docket No. 107156-00194

Serial No.: New application

Examiner: Not Assigned

Filed: July 22, 2003

Art Unit: Not Assigned

For: LOGARITHMIC TRANSFORMER AND METHOD OF LOGARITHMIC

TRANSFORMATION

CLAIM FOR PRIORITY

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313

July 22, 2003

Sir:

The benefit of the filing dates of the following prior foreign applications in the following foreign country is hereby requested for the above-identified patent application and the priority provided in 35 U.S.C. §119 is hereby claimed:

Japanese Patent Application No. 2002-214046 filed on July 23, 2002

In support of this claim, a certified copy of said original foreign application is filed herewith.

It is requested that the file of this application be marked to indicate that the requirements of 35 U.S.C. §119 have been fulfilled and that the Patent and Trademark Office kindly acknowledge receipt of these document.

Please charge any fee deficiency or credit any overpayment with respect to this paper to Deposit Account No. 01-2300.

Respectfully submitted,

George E. Oram, Jr.

Registration No. 27,931

Customer No. 004372 ARENT FOX KINTNER PLOTKIN & KAHN, PLLC 1050 Connecticut Avenue, N.W., Suite 400 Washington, D.C. 20036-5339

Tel: (202) 857-6000 Fax: (202) 638-4810 (translation)

PATENT OFFICE JAPANESE GOVERNMENT

This is to certify that the annexed is a true copy of the following application as filed with this office.

Date of application:

July 23, 2002

Application Number:

Japanese Patent Application

No. 2002-214046

[ST.10/C]:

[JP2002-214046]

Applicant(s):

Pioneer Corporation

Date of this certificate: January 10, 2003

Commissioner,

Japan Patent Office Shinichiro OTA

Certificate No. 2002-3104924

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2002年 7月23日

出願番号 Application Number:

特願2002-214046

[ST.10/C]:

[JP2002-214046]

出 願 人
Applicant(s):

パイオニア株式会社

2003年 1月10日

特許庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

56P0682

【提出日】

平成14年 7月23日

【あて先】

特許庁長官殿

【国際特許分類】

G06F 7/00

G06F 7/556

【発明者】

【住所又は居所】

埼玉県川越市山田字西町25番地1 パイオニア株式会

社 川越工場内

【氏名】

山本 雄治

【特許出願人】

【識別番号】 000005016

【氏名又は名称】 パイオニア株式会社

【代理人】

【識別番号】

100063565

【弁理士】

【氏名又は名称】 小橋 信淳

【選任した代理人】

【識別番号】

100118898

【弁理士】

【氏名又は名称】 小橋 立昌

【手数料の表示】

【予納台帳番号】 011659

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

要

【物件名】

【プルーフの要否】

要約書 1

【書類名】

明細書

【発明の名称】

対数変換器及び対数変換方法

【特許請求の範囲】

【請求項1】 対数変換すべきデジタルデータの各ビットのうち論理 "1" となっている最も上位に位置するビットの位置を表す2進数のバイナリデータを 生成する対数変換上位ビット列生成手段と、

前記最も上位に位置するビットより下位に位置するビット列を前記デジタルデータより求める対数変換下位ビット列生成手段とを備え、

前記2進数のバイナリデータを前記デジタルデータを対数変換した場合に得られる整数の対数変換値、前記下位に位置するビット列を前記デジタルデータを対数変換した場合に得られる小数点以下の対数変換値、とする対数変換データとして出力することを特徴とする対数変換器。

【請求項2】 前記対数変換上位ビット列生成手段は、

前記対数変換すべきデジタルデータの各ビットのうち論理"1"となっている 最も上位に位置するビットの位置を検出する検出部と、

前記検出部の検出結果に従って、前記2進数のバイナリデータの各ビット列を 生成する生成部と、を備えることを特徴とする請求項1に記載の対数変換器。

【請求項3】 前記検出部は、

前記対数変換すべきデジタルデータをデコードすることにより、前記論理"1"となっている最も上位に位置するビットを検出することを特徴とする請求項2に記載の対数変換器。

【請求項4】 前記生成部は、

前記対数変換すべきデジタルデータの各ビットの位置を表す2進数のバイナリデータを有し、前記検出部の前記検出結果に従って、前記各ビットの位置を表す2進数のバイナリデータの1つを選択することにより、前記論理"1"となっている最も上位に位置するビットの位置を表す前記2進数のバイナリデータを生成することを特徴とする請求項2に記載の対数変換器。

【請求項5】 前記生成部は、前記検出結果に従って、前記各ビットの位置を表す2進数のバイナリデータの1つを選択する切換え回路で形成されているこ

とを特徴とする請求項4に記載の対数変換器。

【請求項 6 】 前記検出部は、前記対数変換すべきデジタルデータの各ビットのうち、前記論理"1"となっている最も上位に位置するビットより下位に位置するビット列を対象外とするデータを出力する第1の論理回路と、

前記対数変換すべきデジタルデータの各ビットのうち、前記データで対象外と されたビットを除くことで、前記論理"1"となっている最も上位に位置するビットを検出する第2の論理回路と、を備えることを特徴とする請求項2に記載の 対数変換器。

【請求項7】 前記第1の論理回路は、

前記対数変換すべきデジタルデータの最上位ビットから最下位ビットまでの各 ビットを入力すると共に、夫々の出力と入力とが前記最上位ビットから最下位ビット側へと対応付けて従属接続された複数の論理和ゲートを備え、

前記各論理和ゲートが、上位ビット側の論理和ゲートの出力と前記デジタルデータの各ビットとを論理和演算することにより、前記対象外とするデータを生成することを特徴とする請求項6に記載の対数変換器。

【請求項8】 第2の論理回路は、前記対数変換すべきデジタルデータの各ビットと、前記対象外とするデータとを論理積演算することにより、前記論理"1"となっている最も上位に位置するビットを検出することを特徴とする請求項6に記載の対数変換器。

【請求項9】 前記下位ビット列生成手段は、

前記デジタルデータの各ビットのうち、前記論理"1"となっている最も上位に位置するビットの次の下位ビットを含む予め決められた所定個数のビット列を、前記小数点以下の対数変換値として求めることを特徴とする請求項1に記載の対数変換器。

【請求項10】 前記下位ビット列生成手段は、前記最も上位に位置するビットの次の下位ビットから前記デジタルデータの最下位ビットまでのビット数が前記所定個数に満たないと、満たない分のビットを前記最下位ビットに追加して、所定個数のビット列を生成することを特徴とする請求項9に記載の対数変換器

【請求項11】 前記下位ビット列生成手段は、

前記対数変換すべきデジタルデータを、連続した前記所定個数ずつのビット列 の組として入力する下位ビット列抽出部と、

前記デジタルデータの前記論理"1"となっている最も上位に位置するビットの次の下位ビットを最上位ビットとして有する前記所定個数のビット列を、前記小数点以下の対数変換値として、前記下位ビット列抽出部に抽出させる下位ビット列選択部と、を備えることを特徴とする請求項9又は10に記載の対数変換器

【請求項12】 前記下位ビット列選択部は、

前記対数変換すべきデジタルデータをデコードすることにより、前記論理"1"となっている最も上位に位置するビットを検出することを特徴とする請求項1 1に記載の対数変換器。

【請求項13】 前記下位ビット列抽出部は、

前記下位ビット列選択部でデコードされた前記検出結果に従って、最も上位に 位置するビットの次の下位ビットを最上位ビットとして有する前記所定個数のビット列を抽出することを特徴とする請求項12に記載の対数変換器。

【請求項14】 前記下位ビット列抽出部は、前記下位ビット列選択部の前記検出結果に従って、前記所定個数のビット列を抽出する切換え回路で形成されていることを特徴とする請求項11に記載の対数変換器。

【請求項15】 対数変換すべきデジタルデータの各ビットのうち論理"1"となっている最も上位に位置するビットの位置を表す2進数のバイナリデータを生成する上位ビット列生成工程と、

前記最も上位に位置するビットより下位に位置するビット列を前記デジタルデータより求める下位ビット列生成工程とを備え、

前記2進数のバイナリデータを前記デジタルデータを対数変換した場合に得られる整数の対数変換値、前記下位に位置するビット列を前記デジタルデータを対数変換した場合に得られる小数点以下の対数変換値とすることで、前記デジタルデータに対する対数変換データを生成することを特徴とする対数変換方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、例えばデジタルデータ等を対数変換する対数変換器及び対数変換方法に関する。

[0002]

【従来の技術】

従来、デジタル信号処理の分野において、例えばビット数の多いデジタルデータをそれより少ないビット数のデジタルデータにデータ圧縮したり、複数のデジタルデータを乗算又は除算する代わりに、対数変換を施したデジタルデータを加算又は減算することにより演算の効率化を図る等、有用な手段として対数変換が広く利用されている。

[0003]

従来の一般的な対数変換器として、図1 (a) に示す構成のものが知られている。

[0004]

この対数変換器は、対数変換を高速で行うべくハードウェアで構成され、同図 (a) に示すように、論理回路としてのアドレスデコーダ1と、読出し専用の半 導体メモリで形成された対数ROM2を備えて構成されている。

[0005]

対数ROM2は、所謂ルックアップテーブルの形態で形成されており、対数変換すべきデジタルデータに対応した多数の対数変換データが予め記憶されている

[0006]

アドレスデコーダ1は、対数変換すべきデジタルデータが入力されると、その デジタルデータをアドレスデータに変換(デコード)して対数ROM2のアドレ スを指定することにより、デジタルデータに対応する対数変換データを読み出さ せる。

[0007]

つまり、対数変換すべきデジタルデータの値と、対数ROM2のアドレスを指

定するためのアドレスデータと、そのアドレスデータで指定されるアドレスに予め記憶されている対数変換データとが互いに一対一の関係で決められているため、対数変換すべきデジタルデータをアドレスデコーダ1に供給すると、そのデジタルデータに対応する対数変換データを対数変換の結果として、対数ROM2から出力させ、それによって高速の対数変換を行うことを可能にしている。

[0008]

【課題を解決するための手段】

ところが、従来の対数変換器は、回路規模が極めて大きなものとなってしまう という問題があった。

[0009]

例えば高密度実装や小形軽量化等の必要な電子機器に対数変換器を設ける場合や、対数変換器を半導体集積回路装置として形成する場合等、その他の場合において、解決すべき重要な課題となっていた。

[0010]

具体的な一事例を上げて説明すれば、図1(a)に示したアドレスデコーダ1は、図1(b)に示すような複数段の論理回路1a,1b等で構成され、更に各論理回路1a,1b等は多数の論理演算素子(インバータ、ORゲート、NORゲート、ANDゲート、NANDゲート等)を組み合わせて形成されている。

[0011]

ここで、初段に位置する複数の論理回路1a,1a…は、入力されるnビット (nは任意の自然数)のデジタルデータを複雑に組み合わせて論理演算するため の複数個のインバータとNORゲートで形成され、次段の論理回路1bも同様に、複数の論理回路1a,1a…から出力される多数のデータを複雑に組み合わせて論理演算すべく多数の論理演算素子で形成され、更に論理回路1bは1段のみではなく多段の論理回路で形成されている。

[0012]

このように、対数ROM2の全アドレス空間をアクセスし得るアドレスデータを生成しなければならない等の必要性から、アドレスデコーダ1の回路規模が大きくなっていた。

[0013]

また、対数ROM2がルックアップテーブルの形態で形成されていることからも、回路規模が大きくなる一因となっていた。

[0014]

つまり、対数ROM2には、対数変換すべきデジタルデータのビット数nに応じて、少なくとも 2^n 通りの対数変換データを予め記憶させておく必要がある。

[0015]

更に各対数変換データを、nビットのデジタルデータよりも少ないビット数mのデータとして記憶させたとしても、対数m0 の の総記憶容量として少なくとも m0 × m1 × m2 が必要である。

[0016]

こうしたことから、記憶容量の大きな対数ROM2が必要となり、回路規模が 大きくなる一因となっていた。

[0017]

本発明は、例示したような従来の課題に鑑みてなされたものであり、新規な構成を有する対数変換器を提供することを目的とする。

[0018]

【課題を解決するための手段】

請求項1に記載の対数変換器は、対数変換すべきデジタルデータの各ビットのうち論理 "1"となっている最も上位に位置するビットの位置を表す2進数のバイナリデータを生成する対数変換上位ビット列生成手段と、前記最も上位に位置するビットより下位に位置するビット列を前記デジタルデータより求める対数変換下位ビット列生成手段とを備え、前記2進数のバイナリデータを前記デジタルデータを対数変換した場合に得られる整数の対数変換値、前記下位に位置するビット列を前記デジタルデータを対数変換した場合に得られる小数点以下の対数変換値、とする対数変換データとして出力することを特徴とする。

[0019]

請求項2に記載の対数変換器は、請求項1に記載の対数変換器において、前記 対数変換上位ビット列生成手段は、前記対数変換すべきデジタルデータの各ビッ トのうち論理"1"となっている最も上位に位置するビットの位置を検出する検 出部と、前記検出部の検出結果に従って、前記2進数のバイナリデータの各ビッ ト列を生成する生成部とを備えることを特徴とする。

[0020]

請求項3に記載の対数変換器は、請求項2に記載の対数変換器において、前記 検出部は、前記対数変換すべきデジタルデータをデコードすることにより、前記 論理"1"となっている最も上位に位置するビットを検出することを特徴とする

[0021]

請求項4に記載の対数変換器は、請求項2に記載の対数変換器において、前記生成部は、前記対数変換すべきデジタルデータの各ビットの位置を表す2進数のバイナリデータを有し、前記検出部の前記検出結果に従って、前記各ビットの位置を表す2進数のバイナリデータの1つを選択することにより、前記論理"1"となっている最も上位に位置するビットの位置を表す前記2進数のバイナリデータを生成することを特徴とする。

[0022]

請求項5に記載の対数変換器は、請求項4に記載の対数変換器において、前記 生成部は、前記検出結果に従って、前記各ビットの位置を表す2進数のバイナリ データの1つを選択する切換え回路で形成されていることを特徴とする。

[0023]

請求項6に記載の対数変換器は、請求項2に記載の対数変換器において、前記 検出部は、前記対数変換すべきデジタルデータの各ビットのうち、前記論理"1 "となっている最も上位に位置するビットより下位に位置するビット列を対象外 とするデータを出力する第1の論理回路と、前記対数変換すべきデジタルデータ の各ビットのうち、前記データで対象外とされたビットを除くことで、前記論理 "1"となっている最も上位に位置するビットを検出する第2の論理回路とを備 えることを特徴とする。

[0024]

請求項7に記載の対数変換器は、請求項6に記載の対数変換器において、前記

第1の論理回路は、前記対数変換すべきデジタルデータの最上位ビットから最下位ビットまでの各ビットを入力すると共に、夫々の出力と入力とが前記最上位ビットから最下位ビット側へと対応付けて従属接続された複数の論理和ゲートを備え、前記各論理和ゲートが、上位ビット側の論理和ゲートの出力と前記デジタルデータの各ビットとを論理和演算することにより、前記対象外とするデータを生成することを特徴とする。

[0025]

請求項8に記載の対数変換器は、請求項6に記載の対数変換器において、第2の論理回路は、前記対数変換すべきデジタルデータの各ビットと、前記対象外とするデータとを論理積演算することにより、前記論理"1"となっている最も上位に位置するビットを検出することを特徴とする。

[0026]

請求項9に記載の対数変換器は、請求項1に記載の対数変換器において、前記下位ビット列生成手段は、前記デジタルデータの各ビットのうち、前記論理"1"となっている最も上位に位置するビットの次の下位ビットを含む予め決められた所定個数のビット列を、前記小数点以下の対数変換値として求めることを特徴とする。

[0027]

請求項10に記載の対数変換器は、請求項9に記載の対数変換器において、前記下位ビット列生成手段は、前記最も上位に位置するビットの次の下位ビットから前記デジタルデータの最下位ビットまでのビット数が前記所定個数に満たないと、満たない分のビットを前記最下位ビットに追加して、所定個数のビット列を生成することを特徴とする。

[0028]

請求項11に記載の対数変換器は、請求項9又は10に記載の対数変換器において、前記下位ビット列生成手段は、前記対数変換すべきデジタルデータを、連続した前記所定個数ずつのビット列の組として入力する下位ビット列抽出部と、

前記デジタルデータの前記論理"1"となっている最も上位に位置するビット の次の下位ビットを最上位ビットとして有する前記所定個数のビット列を、前記 小数点以下の対数変換値として、前記下位ビット列抽出部に抽出させる下位ビット列選択部と、を備えることを特徴とする。

[0029]

請求項12に記載の対数変換器は、請求項11に記載の対数変換器において、 前記下位ビット列選択部は、前記対数変換すべきデジタルデータをデコードする ことにより、前記論理"1"となっている最も上位に位置するビットを検出する ことを特徴とする。

[0030]

請求項13に記載の対数変換器は、請求項12に記載の対数変換器において、 前記下位ビット列抽出部は、前記下位ビット列選択部でデコードされた前記検出 結果に従って、最も上位に位置するビットの次の下位ビットを最上位ビットとし て有する前記所定個数のビット列を抽出することを特徴とする。

[0031]

請求項14に記載の対数変換器は、請求項11に記載の対数変換器において、 前記下位ビット列抽出部は、前記下位ビット列選択部の前記検出結果に従って、 前記所定個数のビット列を抽出する切換え回路で形成されていることを特徴とす る。

[0032]

請求項15に記載の対数変換方法は、対数変換すべきデジタルデータの各ビットのうち論理 "1"となっている最も上位に位置するビットの位置を表す2進数のバイナリデータを生成する上位ビット列生成工程と、前記最も上位に位置するビットより下位に位置するビット列を前記デジタルデータより求める下位ビット列生成工程とを備え、前記2進数のバイナリデータを前記デジタルデータを対数変換した場合に得られる整数の対数変換値、前記下位に位置するビット列を前記デジタルデータを対数変換した場合に得られる小数点以下の対数変換値とすることで、前記デジタルデータに対する対数変換データを生成することを特徴とする

[0033]

【発明の実施の形態】

本発明の好適な実施の形態を図2乃至図4を参照して説明する。

なお、図2乃至図4は、本実施形態の対数変換器の構成並びに機能を示した図 である。

[0034]

また、説明の便宜上、対数変換すべきデジタルデータBは、一般的表現形態であるB(b_{n-1}, b_{n-2}, b_{n-3}, …, b₂, b₁, b₀)等で表される nビットのバイナリデータとし、また、対数変換後の対数変換データDも同様に、 $D(d_{m-1}, d_{m-2}, d_{m-3}, ..., d_{m-p}, d_{m-p-1}, ..., d_2$, d_1 , d_0)等で表し得るmビットのバイナリデータであるものとして説明することとする。

[0035]

また、上述の各データBとDのビット数 n とmは、必ずしもこれに限定される ものではないが、一般に行われる対数変換の意義を考慮して、 n ≥ m の関係にあ るものとして説明することとする。

[0036]

図2において、本対数変換器は、対数変換すべき入力データBに対して対数変換の処理を施し、対数変換の結果としての対数変換データDを出力する。

[0037]

かかる対数変換の処理を行うべく、対数変換上位ビット列生成部3と対数変換 下位ビット列生成部4が備えられている。

[0038]

対数変換上位ビット列生成部3は、図3に示す如く、アクティブビット検出部3aと上位ビット列生成部3bを備えて構成されている。

[0039]

対数変換下位ビット列生成部4は、図4に示す如く、下位ビット選択部4aと 下位ビット列抽出部4bを備えて構成されている。

[0040]

ただし、これらの対数変換上位ビット列生成部3と対数変換下位ビット列生成部4及び、アクティブビット検出部3a、上位ビット列生成部3b、下位ビット

選択部4 a、下位ビット列抽出部4 b は、個別独立して形成することが可能であるが、融合した1又は複数の回路等として形成することも可能である。

[0041]

つまり、これらの各構成要素3,4,3a,3b,4a,4bを最適に論理設計する際、個別独立な構成とする代わりに、例えば論理演算素子や一部回路等の共有化を図ることで、融合した1又は複数の回路等として回路規模をシュリンクすることが可能である。

[0042]

図 2、図 3 において、対数変換上位ビット列生成部 3 は、n ビットの変換すべき入力データ B が供給されると、その入力データ B の各ビット b_{n-1} , b_{n-2} , b_{n-3} , ..., b_{2} , b_{1} , b_{0} のうち、論理 "1"となっているビットであって最も上位に位置しているビット(以下「アクティブビット」という)を検出する。

[0043]

この検出処理を、図3のアクティブビット検出部3aが行い、上述の検出した 最上位のビットをアクティブビットとし、更にそのアクティブビットが入力デー タBにおける何ビット目の位置にあるかを表すためのビット番号Sを特定する。

[0044]

例えば、上述のアクティブビットが最上位(MSB)からk番目に位置するビット \mathbf{b}_{n-k} であった場合、そのビット \mathbf{b}_{n-k} のビット番号 \mathbf{S} を \mathbf{b}_{n-k} とする

[0045]

更に具体的な場合を例示すれば、入力データBが、B(0,0,0,1,0,1,1,0,1,0,1,0,0,0,0,0,0,0,1)で表される16ビット(n=16)のデータであった場合、最上位ビット(MSB) b_{15} から4番目に位置する論理"1"のビット b_{n-k} (つまり、 b_{12})をアクティブビットとし、更に、ビット番号Sを「12」とする。

[0046]

なお、ビット b $_{1\,2}$ よりも下位のビット b $_{1\,1}$ ~ b $_{0}$ で、論理 " 1 " となって

いるものがあっても、アクティブビットとはしない。

[0047]

そして、アクティブビット検出部3 a は、ビット番号Sをアクティブビットの 検出結果として、上位ビット列生成部3 b と対数変換下位ビット列生成部4 へ供 給する。

[0048]

次に、上位ビット列生成部 3 b は、mビットの対数変換データDにおける、最上位ビット d_{m-1} を含む上位 p 個分のビットである、対数変換上位ビット列D U p $(d_{m-1}, d_{m-2}, d_{m-3}, ..., d_{m-p})$ を生成する。

[0049]

ここで、対数変換上位ビット列 D_{UP} のビット数pは、nビットの入力データ Bに対応させて、 $n=2^p$ の関係(別言すれば、p=1 o g p n の関係)を満足 するように予め決められている。

[0050]

そして、アクティブビット検出部3aからビット番号Sが供給されると、そのビット番号Sに相当する2進数のバイナリデータ(p個のビットから成るバイナリデータ)を生成し、そのビット数pのバイナリデータを対数変換上位ビット列D_{IJP}とする。

[0051]

より具体的な事例を上げて説明すれば、入力データBが、前述したB(0,0,0,1,0,1,0,1,0,0,0,0,0,1)で表される16 ビットのデータであった場合、アクティブビットのビット番号Sは「12」となるから、ビット番号Sに相当する2進数のバイナリデータ(1,1,0,0)を生成する。

[0052]

そして、 $n=2^p$ の関係から、16ビット(n=16)の入力データBに対応する対数変換上位ビット列D $_{UP}$ のビット数 $_{p}$ は「4」となり、更に上述のビット番号 $_{S}$ に相当する $_{2}$ 進数のバイナリデータ(1, $_{1}$, $_{0}$, $_{0}$) となることから、上述の $_{4}$ ビットの対数変換上位ビット列を $_{UP}$ ($_{1}$, $_{1}$, $_{0}$, $_{0}$) とする。

[0053]

また、生成すべき対数変換データDのビット数mが、入力データBのビット数nより小さい場合であっても、 $n=2^p$ の関係から対数変換上位ビット列D $_{UP}$ のビット数 $_P$ を決め、ビット番号 $_S$ に相当する $_2$ 進数のバイナリデータに相当する対数変換上位ビット列D $_U$ $_P$ 、つまりビット数 $_P$ の対数変換上位ビット列D $_U$ $_P$ を生成する。

[0054]

このように、アクティブビット検出部3 a と上位ビット列生成部3 b を備えた 対数変換上位ビット列生成部3 は、入力データB中の論理 "1" となっているビットのうち、最も上位に位置しているビットをアクティブビットとして着目し、 アクティブビットのビット番号Sの2進数のバイナリデータを対数変換上位ビット列D_{IIP}として生成する。

[0055]

次に、図2、図4に基づいて対数変換下位ビット列生成部4を説明する。

[0056]

対数変換下位ビット列生成部 4 は、n ビットの変換すべき入力データ B が供給されると、その入力データ B に基づいて、対数変換データ D の下位m-p ビット分を表す対数変換下位ビット列 $D_{L,OW}$ を生成する。

[0057]

この対数変換下位ビット列D $_{
m LOW}$ を生成するのに、図 $_4$ の下位ビット選択部 $_4$ a と下位ビット列抽出部 $_4$ b が備えられている。

[0058]

下位ビット選択部4aは、入力データBの各ビット b_{n-1} , b_{n-2} , b_n -3, …, b_2 , b_1 , b_0 のうち、上述のビット番号Sで特定されたアクティブビット b_{n-k} よりも下位に位置するビット列(b_{n-k-1} , b_{n-k-2} , ……, b_1 , b_0)を選択し、その選択結果を下位ビット列抽出部4bへ出力する。

[0059]

なお、本実施形態では、ビット番号Sに基づいて、下位のビット列(b_{n-k}

-1, b_{n-k-2} , ……, b_{1} , b_{0}) を選択することとしているが、他の方法で行ってもよい。

[0060]

変形例として、上述の p ビットの対数変換上位ビット列 D_{UP} (d_{m-1} , d_{m-2} , $\dots d_{m-p}$) に基づいて、下位のビット列 (b_{n-k-1} , b_{n-k-2} , $\dots d_{m-p}$) を選択してもよい。つまり、対数変換上位ビット列 D_{UP} (d_{m-1} , d_{m-2} , $\dots d_{m-p}$) はビット番号 S の 2 進数のデータであることから、ビット番号 S の代わりに対数変換上位ビット列 D_{UP} (d_{m-1} , d_{m-2} , $\dots d_{m-p}$) に基づいて、下位のビット列 (b_{n-k-1} , b_{n-k-2} , $\dots d_{m-p}$) に基づいて、下位のビット列 (b_{n-k-1} , b_{n-k-2} , $\dots d_{m-p}$) を選択するようにしてもよい。

[0061]

次に、下位ビット列抽出部 4 b は、生成すべき対数変換データDのビット数m と対数変換上位ビット列D $_{UP}$ のビット数 $_{P}$ との差($_{m-p}$)に相当する個数 $_{Q}$ のビットを、下位のビット列($_{n-k-1}$, $_{n-k-2}$, ……, $_{p}$ $_{q}$ $_{p}$ $_{p}$

[0062]

なお、下位のビット列($^{\rm b}$ $_{\rm n-k-1}$, $^{\rm b}$ $_{\rm n-k-2}$, ……, $^{\rm b}$ $_{\rm 1}$, $^{\rm b}$ $_{\rm 0}$) の ビット総数が、 $^{\rm q}$ 個(つまり、 $^{\rm m-p}$ 個)よりも少ない場合には、不足分のビットを論理"0"として、最下位($^{\rm LSB}$) ビット $^{\rm b}$ $_{\rm 0}$ に続けて付加することにより、 $^{\rm q}$ 個のビットから成る対数変換下位ビット列 $^{\rm D}$ $_{\rm LOW}$ ($^{\rm d}$ $_{\rm m-p-1}$, $^{\rm d}$ $_{\rm m-p-2}$, …, $^{\rm d}$ $_{\rm 1}$, $^{\rm d}$ $_{\rm 0}$) を生成する。

[0063]

そして、図 2 に示すように、p ビットの対数変換上位ビット列 D_{UP} (d_{m-1} , d_{m-2} , d_{m-3} , …, d_{m-p}) を、入力データ B を対数変換することによって得られる整数値として出力し、q ビットの対数変換下位ビット列 D_{LO} W (d_{m-p-1} , …, d_{2} , d_{1} , d_{0}) を、入力データ B を対数変換するこ

とによって得られる小数点以下の値として出力する。

[0064]

そして、これら対数変換上位ビット列 D_{UP} を対数変換データDの上位ビット列、対数変換下位ビット列 D_{LOW} を対数変換データDの下位ビット列とする総計mビットの対数変換データDを出力する。

[0065]

より具体的な場合を例示すると、下位ビット列抽出部4 b は次に述べる処理を行うこととなる。なお、一具体例として、16ビット(n=16)の入力データBに対して8ビット(m=8)の対数変換データDを生成すべく本対数変換器を形成し、入力データBが、前述のB(0,0,0,1,0,1,0,1,0,0,0,0,0,0,0)で表される16ビットのデータであった場合について説明することとする。

[0066]

入力データB(0,0,0,1,0,1,1,0,1,0,0,0,0,0,0,0,0,0,1) が入力されると、論理"1"となる最上位ビットは第12ビットb12であることから、既述したように対数変換上位ビット列D $_{UP}$ (d $_{m-1}$,d $_{m}$ -2,…d $_{m-p}$)は、D $_{UP}$ (1,1,0,0)となる。

[0067]

ここで、生成すべき 8 ビット(m=8)の対数変換データDのうち、対数変換上位ビット列D $_{UP}$ (1, 1, 0, 0)が 4 ビット(p=4)分を占めることとなり、残りの 4 ビット(m-p=4)に対数変換下位ビット列D $_{LOW}$ を割り当てる。

[0068]

そして、対数変換下位ビット列 $_{\rm LOW}$ の候補として、入力データ $_{\rm B}$ (0, 0, 0, 1, 0, 1, 1, 0, 1, 0, 0, 0, 0, 0, 0, 1) のうち、上述の第 $_{\rm 12}$ どット $_{\rm 12}$ よりも下位のビット列($_{\rm 11}$, $_{\rm 10}$, $_{\rm 10}$, $_{\rm 9}$, $_{\rm 8}$,, $_{\rm 10}$) であるビット列($_{\rm 0}$, $_{\rm 1}$, $_{\rm 1}$, $_{\rm 0}$, $_{\rm 1}$, $_{\rm 0}$, $_{\rm 1}$, $_{\rm 10}$, $_{\rm 9}$, $_{\rm 8}$) に 該当するビット列($_{\rm 0}$, $_{\rm 1}$, $_{\rm 1}$, $_{\rm 0}$) を対数変換下位ビット列 $_{\rm LOW}$ ($_{\rm 1}$, $_{\rm 10}$,

d $_2$, d $_1$, d $_0$)、すなわちD $_{\mathrm{LOW}}$ (0, 1, 1, 0) とする。 【0069】

そして、対数変換上位ビット列 D_{UP} (1, 1, 0, 0) と対数変換下位ビット列 D_{LOW} (0, 1, 1, 0) とによって、最終的な対数変換データD (1, 1, 0, 0, 0, 1, 1, 0) とする。

[0070]

なお、図2中、変換後の対数変換データDに付けられているポインタtが、小数点の位置であることを示している。これにより、例えば対数変換データDをレジスタ回路等でバッファリングしてから並列出力する場合に、そのレジスタ回路等における物理的なビットの位置をポインタtで表すことで、対数変換上位ビット列D_{UP}と対数変換下位ビット列D_{LOW}との境(小数点の位置)を表すことが可能である。

[0071]

ただし、ポインタ t によって、対数変換データDにおける対数変換上位ビット列D $_{UP}$ と対数変換下位ビット列D $_{LOW}$ との境(小数点の位置)を表す表現方法に限定されるものではない。

[0072]

変形例として、対数変換上位ビット列D_{UP}と対数変換下位ビット列D_{LOW}との境の位置に1ビット追加し、その追加した1ビットを小数点の位置を表すビットとして、総計m+1ビットの対数変換データDとしてもよい。

[0073]

また、他の変形例として、対数変換上位ビット列 D_{UP} と対数変換下位ビット列 D_{LOW} との境の位置に1ビット追加し、その追加した1ビットを小数点の位置を表すビットとすると共に、対数変換下位ビット列 D_{LOW} のうちの最下位ビットd $_0$ を除去することにより、総計mビットの対数変換データDとするようにしてもよい。

[0074]

本実施形態によれば、入力データBを対数変換した場合、その対数変換データ Dの値は、理論値とほぼ一致する結果が得られた。なお、具体的な対数変換の精 度については、次の実施例において説明するが、図12の評価結果に示すように、本対数変換器で16ビットの入力データBを対数変換した場合、その対数変換 データDの値は、理論値とほぼ一致する結果が得られた。

[0075]

更に、本実施形態の対数変換器によれば、図1に示した従来のアドレスデコー ダ1に比して、極めて少ない論理演算素子で形成することができ、回路規模の低 減等を実現することができる。

[0076]

例えば、対数変換上位ビット列生成部3は、論理演算素子を用いた小規模の比較器やデコーダ回路によって、入力データB中のアクティブビット及びビット番号Sを検出し特定することが可能である。

[0077]

また、ビット番号Sに相当するpビットの対数変換上位ビット列D_{UP}を生成するのに、論理演算素子を用いた小規模のデコーダ回路によって、ビット番号Sからバイナリデータを生成することが可能である。

[0078]

また、対数変換下位ビット列生成部4は、入力データBから所定のビットを単に選択して抽出することで、対数変換下位ビット列D_{LOW}を求めることができるため、規模の小さな例えばレジスタ回路等で実現することが可能である。

[0079]

また、従来技術のような対数変換に相当するデータをROM等に予め記憶して おく構成ではないことから、回路規模を低減することが可能である。

[0080]

以上例示したように、本実施形態の対数変換器は回路規模の低減等を可能にする新規な構成を有し、デジタル信号処理の分野において有用な効果を提供することができるものである。

[0081]

【実施例】

次に、図5万至図12を参照して、より具体的な実施例を説明する。

[0082]

なお、図5は、本実施例の対数変換器を利用したFM/AM受信機の構成を示す図、図6及び図7は、本対数変換器の回路を示す図、図8乃至図11は、本対数変換器の動作及び機能を示す図、図12は本対数変換器の評価結果を示す図である。

[0083]

図5において、本実施例の対数変換器を利用したFM/AM受信機は、到来電波をアンテナ5を介して受信するRFアンプ6と、PLL及びVCO等の回路を有して局発信号を生成する局発回路8と、局発信号と受信信号とを混合して中間周波信号(IF信号)等を生成するミキサ7と、中間周波信号を増幅するIFアンプ9が備えられている。

[0084]

更に、IFアンプ9にて増幅された中間周波信号をデジタルデータにアナログデジタル変換するA/D変換部10と、そのデジタルデータに対して所定のデジタル信号処理を施すことによってFM検波信号を検波するFM検波部11と、そのデジタルデータに対して所定のデジタル信号処理を施すことによってAM検波信号を検波するAM検波部12が備えられている。

[0085]

ここで、AM検波部12は、上述のAM検波信号を生成する他、A/D変換部 10から供給されるデジタルデータを全波整流し、AM検波を行うことによって 、送信局の有無等を検出するのに利用される電界強度を示すデータを出力する。

[0086]

ただし、上述の全波整流とAM検波によって電界強度を示すデータを生成すると、その電界強度を示すデータはリニアなデータとなり、本FM/AM受信機のダイナミックレンジ等を考慮すると、リニアなデータのままでは処理し難いことから、電界強度を示すデータを対数変換して処理すべく、本実施例の対数変換器が設けられている。

[0087]

次に、図6及び図7に基づいて、本実施例の対数変換器の回路構成を詳述する

[0088]

本対数変換器は、16ビット(n=16)の電界強度を示すリニアなデータ(以下「入力データ」という)Bを、8ビット(m=8)の対数変換データDに変換する構成となっており、図6に示す回路が、図2に示した対数変換上位ビット列生成部3、図7に示す回路が、図2に示した対数変換下位ビット列生成部4となっている。

[0089]

図 6 において、対数変換上位ビット列生成部 3 は、15 個の論理和ゲート(ORゲート)U $_{14}\sim$ U $_{0}$ と、 $_{15}$ 個の論理積ゲート(ANDゲート)G $_{14}\sim$ G $_{0}$ と、マルチプレクサ $_{13}$ を備えて構成されている。

[0090]

マルチプレクサ13は、図中の符号 d で示す 1 7個の入力端子を備えたデータ入力ポートと、図中の符号 e で示す 1 7個の制御端子 e を備えた切換え制御ポートとを有し、更に図中の符号 d 6 , d 6 , d 6 で示す 3 ビットのバイナリデータを並列出力する出力ポートが備えられている。

[0091]

データ入力ポートの各入力端子 d には、図示するように、1 0 進数の「0」から「7」までの各値に相当する 3 ビットのバイナリデータ(0, 0, 0) \sim (1, 1, 1) が予め印加されている。

[0092]

つまり、図中の最上位に位置する入力端子(後述のデコードビットg₁₅が印加される制御端子 e と対を成している入力端子) d にはバイナリデータ(1, 1, 1)、次の入力端子 d にはバイナリデータ(1, 1, 0)、更に次の入力端子 d にはバイナリデータ(1, 0, 1)が印加され、残余の各入力端子 d にも、図示の如く、3 ビットのバイナリデータ(0, 0, 0)~(1, 1, 1)のうちの所定のバイナリデータが予め印加されている。

[0093]

また、これら3ビットのバイナリデータ $(0, 0, 0) \sim (1, 1, 1)$ の各

論理値"1"と"0"は、いわゆる電源供給端子とグランド端子に、プルアップ 抵抗とプルダウン抵抗を接続するという簡単な回路構成によって設定されている

[0094]

上述の各制御端子 e には、後述するデコードビット $g_{15} \sim g_0$ と h_0 が夫々独立して供給されるようになっている。

[0095]

[0096]

つまり、詳細については後述するが、マルチプレクサ13は、各制御端子eに 印加されるデコードビット $g_{15} \sim g_0$, h_0 の何れかが論理 "1" になると、 その論理 "1" に設定された制御端子eと対を成している入力端子dに印加されているバイナリデータを出力データ(d_6 , d_5 , d_4)とすべくマルチルレックスする。

[0097]

次に、 $ORゲートU_{14} \sim U_{0}$ と $ANDゲートG_{14} \sim G_{0}$ は、所定の関係で組み合わせて配線されることにより、最上位ビット(MSB) b_{15} から最下位ビット(LSB) b_{0} までの16ビットの入力データB(b_{15} , b_{14} ,…, b_{1} , b_{0})を16ビットのデコードデータG(g_{15} , g_{14} ,…, g_{1} , g_{0})にデコードすると共に、1ビット分のデコードビット h_{0} をデコードし、上述の17個の制御端子eへ並列出力する。

[0098]

ただし、デコードデータGのうちの最上位のデコードビット \mathbf{g}_{15} については、上述のORゲートとANDゲートが関与することなく、入力データBの最上位のビット \mathbf{b}_{15} をそのままマルチプレクサ $\mathbf{1}_{3}$ の最上位に位置する制御端子 \mathbf{e}_{5} へ

供給するようになっている。

[0099]

また、2入力型の各ANDゲート $G_{14}\sim G_0$ は、一方が論理反転入力端子、他方が論理非反転入力端子となっており、ORゲート $U_{14}\sim U_0$ は、夫々2入力型の論理和ゲートで形成され、そしてORゲート $U_{14}\sim U_0$ 及びANDゲート $G_{14}\sim G_0$ は、入力データBの各ビット U_{15} , U_{14} …, U_{16} が応して設けられている。

[0100]

そして、図示するように、ORゲートU $_{14}$ ~U $_{0}$ は、夫々の上位に位置するORゲートの出力と、入力データB(b $_{15}$, b $_{14}$, …, b $_{1}$, b $_{0}$)の所定のビットとの論理和演算を行うべく、上位側から下位側へといわゆる従属接続が成されており、各ORゲートU $_{14}$ ~U $_{1}$ の出力u $_{14}$ ~u $_{1}$ がANDゲートG $_{13}$ ~G $_{0}$ の上記の論理反転入力端子に夫々供給され、ANDゲートG $_{14}$ ~G $_{0}$ より出力されるデコードビット g $_{14}$ ~g $_{0}$ がマルチプレクサ13の所定の制御端子 e に供給されるように配線されている。

[0101]

そして、マルチプレクサ 1 3 の出力ポートより出力される 3 ビットのビット列 $\begin{pmatrix} d_6, d_5, d_4 \end{pmatrix}$ と、ORゲートU $_8$ の出力 u_8 を最上位ビット d_7 とする総計 $_4$ ビットのビット列 $\begin{pmatrix} d_7, d_6, d_5, d_4 \end{pmatrix}$ を、上述の対数変換上位ビット列 $_{11}$ $_{12}$ $_{12}$ $_{13}$ $_{14}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15}$ $_{15$

[0102]

次にかかる構成を有する対数変換上位ビット列生成部3の動作を説明する。

[0103]

まず、ORゲート $U_{14}\sim U_{0}$ の動作を説明する。ORゲート $U_{14}\sim U_{0}$ は、入力データBの各ビット $b_{15}\sim b_{0}$ のうちで、論理"1"となっている最上位のビットに対応しているORゲート及び、そのORゲートより下位に位置しているORゲートの出力を全て論理"1"にすべく動作する。

[0104]

例えば、入力データB (b_{15} , …, b_{0}) の各ビット列が上述した (0, 0

, 0, 1, 0, 1, 1, 0, 1, 0, 0, 0, 0, 0, 0, 0, 1)であった場合、論理 "1"となっている最上位のビット \mathbf{b}_{12} に対応している $\mathbf{0}$ R が一ト \mathbf{U}_{12} より下位に位置している $\mathbf{0}$ R が一ト \mathbf{U}_{11} ~ \mathbf{U}_{0} は従属接続されていることから、これらの $\mathbf{0}$ R が $\mathbf{0}$ R が $\mathbf{0}$ の値が印加される。

[0105]

この結果、 $ORゲートU_{12}\sim U_0$ の出力 $u_{12}\sim u_1$, h_0 の全てが論理"1"となり、残余の $ORゲートU_{14}$, U_{13} の出力 u_{14} , u_{13} は論理"0"となる。

[0106]

このようにORゲートU $_{14}$ ~U $_{0}$ は、入力データBの各ビットb $_{15}$ ~b $_{0}$ のうちで、論理"1"となっている最上位のビットを検出すると共に、その論理"1"となっているビット及びそのビットより下位に位置しているORゲートの出力を全て論理"1"とすることで、上述したアクティブビットの候補を出力する。

[0107]

次に、ANDゲートG $_{14}$ \sim G $_{0}$ の動作を説明する。

[0108]

ANDゲート G_{14} は、図示の如く、ビット b_{15} , b_{14} との論理積演算を行い、ANDゲート $G_{13}\sim G_0$ は、ORゲート $U_{14}\sim U_1$ よりの出力 $u_{14}\sim u_1$ とビット $b_{13}\sim b_0$ との夫々の論理積演算を行う。そして、デコードビット g_{15} と、これらのANDゲート $G_{14}\sim G_0$ の出力(デコードビット) $g_{14}\sim g_0$ とによって、真のアクティブビット(すなわち、1つのアクティブビット)及びそのビット番号Sを示す検出結果を出力する。

[0109]

つまり、入力データBの最上位ビット b_{15} が論理 "1" のときには、デコードビット g_{15} が論理 "1" となり、AND ゲート G_{14} から出力されるデコードビット g_{14} は論理 "0" となる。

[0110]

更に、ORゲートU $_{14}$ の出力u $_{14}$ はビットb $_{15}$ が論理"1"であるため論理"1"となり、更に残余のORゲートU $_{13}\sim$ U $_{1}$ の出力u $_{13}\sim$ u $_{1}$ も論理"1"となる。そして、ANDゲートG $_{13}\sim$ G $_{0}$ の論理反転入力端子に、全てが論理"1"となっている出力u $_{13}\sim$ u $_{1}$ が印加される結果、ANDゲートG $_{13}\sim$ G $_{0}$ から出力されるデコードビットg $_{13}\sim$ g $_{0}$ は全て論理"0"になる。

[0111]

このようにORゲートU $_{14}$ ~U $_{1}$ とANDゲートG $_{14}$ ~G $_{0}$ とによる論理演算が行われると、デコードビット $_{15}$ ~ $_{0}$ のうち、ビット $_{15}$ のみが論理"1"、残余のビット $_{14}$ ~ $_{0}$ は全て論理"0"となり、上述した真のアクティブビットb $_{15}$ 及びそのビット番号S(すなわち、15)を検出して特定する。

[0112]

また、入力データBの第15ビット b $_{15}$ が論理 "0"で、第14ビット b $_{14}$ が論理 "1"のときには、デコードビット g $_{15}$ が論理 "0"となり、AND ゲート G $_{14}$ から出力されるデコードビット g $_{14}$ は論理 "1"となる。

[0113]

更に、ORゲートU $_{14}$ ~U $_{1}$ の出力u $_{14}$ ~u $_{1}$ は全て論理"1"になるため、ANDゲートG $_{13}$ ~G $_{0}$ のデコードビットg $_{13}$ ~g $_{0}$ は全て論理"1"となる。

[0114]

したがって、入力データBの第14ビット b $_{14}$ が論理"1"となる最上位のビットであった場合には、デコードビット g $_{15}$ ~ g $_{0}$ のうちのビット g $_{14}$ のみが論理"1"となって、第14ビット b $_{14}$ を真のアクティブビットとし更にそのビット番号 S (すなわち、14)を検出して特定する。

[0115]

また、入力データBの第15ビット b $_{15}$ と第14ビット b $_{14}$ が共に論理" 0"で、第13ビット b $_{13}$ が論理"1"のときには、デコードビット g $_{15}$, g $_{14}$ が共に論理"0"となる。

[0116]

更に、ORゲート U_{14} の出力 u_{14} は論理 "0"となり、第13ビット b_{13} は論理 "1"であるから、ANDゲート G_{13} のデコードビット g_{13} は論理 "1"となる。

[0117]

そして更に、ORゲート $\mathbf{U}_{13}\sim\mathbf{U}_{1}$ の出力 $\mathbf{u}_{13}\sim\mathbf{u}_{1}$ は全て論理"1"になるため、ANDゲート $\mathbf{G}_{12}\sim\mathbf{G}_{0}$ のデコードビット $\mathbf{g}_{12}\sim\mathbf{g}_{0}$ は全て論理"0"となる。

[0118]

したがって、入力データBの第13ビット b_{13} が論理 "1" となる最上位のビットであった場合には、デコードビット $g_{15} \sim g_0$ のうちのビット g_{13} のみが論理 "1" となって、第13ビット b_{13} を真のアクティブビットとし更にそのビット番号 S(すなわち、13)を検出して特定する。

[0119]

以下同様の論理演算処理が行われ、デコードビットg₁₅〜g₀のうちの1つのデコードビットのみが論理"1"となることから、その論理"1"となったデコードビットに対応している入力データBのビットをアクティブビットとして検出すると共に、そのビット番号Sを一義的に特定することが可能となっている。

[0120]

次に、マルチプレクサ13の動作を説明する。マルチプレクサ13は、既述した如く、17個の制御端子eのうち、論理"1"が印加された制御端子eに対応している入力端子dのバーナリデータを、ビット列(d_6 , d_5 , d_4)として出力ポートより出力する。

[0121]

したがって、デコードビット \mathbf{g}_{15} \sim \mathbf{g}_{0} のうちの1 つのデコードビットのみが論理 "1" となると、その論理 "1" が印加される制御端子 \mathbf{e} に対応している入力端子 \mathbf{d} のバーナリデータを、ビット列(\mathbf{d}_{6} , \mathbf{d}_{5} , \mathbf{d}_{4})として出力する

[0122]

その結果、入力データBのうちのアクティブビットに相当するビット列(d $_6$, d $_5$, d $_4$) を出力する。

[0123]

ここで、夫々の入力端子 d には、ビット番号 S に相当する 2 進数のバイナリデータが予め印加されているため、デコードビット g $_{15}$ ~ g $_{0}$ で示されるアクティブビットのビット番号 S に相当するバイナリデータをビット列(d $_{6}$, d $_{5}$, d $_{4}$)として出力する。

[0124]

例えば、入力データB(b $_1$ 5, …, b $_0$)の各ビット列が上述した(0, 0 , 0, 1, 0, 1, 1, 0, 1, 0, 0, 0, 0, 0, 1)であった場合、図 6 中のデコードビット $_2$ 5 ~ $_3$ のうちのビット $_3$ 2 が印加される制御端子 e に対応している入力端子 d のバイナリデータは、(1, 0, 0)であるため、そのバイナリデータ(1, 0, 0)をビット列(d $_3$, d $_4$)として出力する。

[0125]

更に、ORゲートU $_8$ の出力 u $_8$ を最上位のビット d $_7$ として、総計 $_4$ ビットから成るビット列(d $_7$, d $_6$, d $_5$, d $_4$)を対数変換上位ビット列 D $_{UP}$ (d $_7$, d $_6$, d $_5$, d $_4$)、すなわち D $_{UP}$ (1, 1, 0, 0)とする。

[0126]

なお、入力データBの第15ビットから第7ビットまでのビット列(b15~b7)の何れかのビットが論理"1"となると、ORゲートU $_8$ の出力 u $_8$ は必ず論理"1"となり、そのため対数変換上位ビット列D $_{UP}$ (d $_7$,d $_6$,d $_5$,d $_4$)のうちのビットd $_7$ は論理"1"となる。

[0127]

また、入力データBの第15ビットから第7ビットまでのビット列(b15~b $_7$)の全てのビットが論理"0"となると、ORゲートU $_8$ の出力u $_8$ は必ず論理"0"となり、そのため対数変換上位ビット列D $_{
m UP}$ (d $_7$,d $_6$,d $_5$,d $_4$)のうちのビットd $_7$ は論理"0"となる。

[0128]

このように、入力データBの第15ビットから第7ビットまでのビット列(b15~b7)の何れか1つが論理"1"となったか、全てが論理"0"となったかに応じて、対数変換上位ビット列D $_{UP}$ (d $_{7}$,d $_{6}$,d $_{5}$,d $_{4}$)のビットd $_{7}$ を論理"1"又は"0"に設定することにより、アクティブビットのビット番号Sに相当する対数変換上位ビット列D $_{UP}$ を生成することを可能にしている

[0129]

図8及び図9は、以上に述べた対数変換上位ビット列生成部3の動作を真理値表として示した図である。なお、紙面の都合上、入力データBの代表的な値に対する対数変換上位ビット列D $_{UP}$ の出力結果を示している。また、入力データBは10進数と2進数で示し、対数変換上位ビット列D $_{UP}$ の値を10進数で示している。

[0130]

図8に示すように、様々な値を示す入力データBが入力されると、その入力データBの各ビットのうち、論理 "1"となる最も上位のビット(アクティブビット)のビット番号Sに相当する対数変換上位ビット列D $_{UP}$ を出力する。したがって、対数変換上位ビット列D $_{UP}$ の値を10進数で表すと、図示の如く、入力データBを対数演算した場合に得られる整数値を対数変換上位ビット列D $_{UP}$ として出力するようになっている。

[0131]

つまり、図9中、口で囲って示されているアクティブビットよりも下位のビット (符号「*」で示している)をドントケアー (Don't Care) として、アクティブビットのビット番号Sを対数変換し、それによって得られる整数の対数値を対数変換上位ビット列D_{IJP}として出力するようになっている。

[0132]

次に、図7を参照して、本実施例の対数変換下位ビット列生成部4の構成を説明する。

この対数変換下位ビット列生成部 4 は、複数の A N D ゲート X_{15} \sim X_{1} と、 O R ゲート X_{0} と、 マルチプレクサ 1 4 を備えて構成されている。



[0133]

ここで、マルチプレクサ14は、図6に示したマルチプレクサ13と同様の構成を有しており、16個の入力端子dを備えるデータ入力ポートと、夫々の入力端子dに対応して1組ずつの対を成している16個の制御入力端子eを備える切換え制御ポートが設けられ、更に、後述する4ビット(m=4)の対数変換下位ビット列D $_{LOW}$ (d_3 , d_2 , d_1 , d_0)を出力する出力ポートが設けられている。

[0134]

そして、16個の制御端子 eのうちの1つの制御端子が論理"1"に設定されると、その制御端子と対をなしている入力端子 d に印加されている4 ビットのバイナリデータを対数変換下位ビット列 D_{LOW} (d_3 , d_2 , d_1 , d_0) として出力する。

[0135]

[0136]

更に、上述した最上位から最下位に位置している16個の各制御端子eに対応して設けられている各入力端子dには、入力データB(d_{15} , d_{14} , …… b_{1} , b_{0})のうちのビット d_{15} , d_{14} , …… b_{1} , b_{0} が、4ビットずつずらした関係で割り当てて供給されている。

[0137]

つまり、ANDゲート X_{15} に接続されている制御端子 e と対を成している最上位の入力端子 d にはビット列(d_{14} , d_{13} , d_{12} , d_{11})が並列入力され、ANDゲート X_{14} に接続されている制御端子 e と対を成している最上位の入力端子 d にはビット列(d_{13} , d_{12} , d_{11} , d_{10})が並列入力され

、ANDゲート X_{13} に接続されている制御端子 e と対を成している最上位の入力端子 d にはビット列(d_{12} , d_{11} , d_{10} , d_{9})が並列入力され、以下同様にして、残余の入力端子 d にも、入力データ d のうちの特定の d ビットが順次に並列入力されている。

[0138]

ただし、このように入力データBを4ビットずつずらした関係で割り当てていくと、割り当てるべきビットが途中で不足することなり、それに対処すべく、不足分のビットを論理"O"のビットにして追加することで、入力端子dには必ず4ビットのバイナリデータが入力されるようになっている。

[0139]

つまり、マルチプレクサ 14 の最下位に位置している入力端子(O R ゲート X O と接続している制御端子 e と対をなしている入力端子) d には、バイナリーデータ(O,O,O,O)が印加され、その上に位置している入力端子 d には、バイナリーデータ(b $_0$,O,O,O)が印加され、更にその上に位置している 2 つの入力端子 d,d には、夫々バイナリーデータ(b $_1$,b $_0$,O,O)と(b $_2$,b $_1$,b $_0$,O)が印加されている。

[0140]

また、追加した論理"O"のビットは、いわゆるグランド端子にプルダウン抵抗を介して接続するという簡単な回路構成によって設定されている。

[0141]


次に、ANDゲート $X_{15}\sim X_1$ は、4 入力型の ANDゲートで形成され、対数変換上位ビット列 D_{UP} (d_7 , d_6 , d_5 , d_4)を入力すべく配線がなされている。

[0142]

また、図示のように、ANDゲート $X_{15}\sim X_{1}$ の4つの入力端子のうち、所定の入力端子が論理反転入力端子となっている。

[0143]

したがって、ANDゲート $X_{15}\sim X_1$ は、対数変換上位ビット列 D_{UP} (d_{7} , d_{6} , d_{5} , d_{4})のバイナリの値を検出し、その結果、上述したアクティ



[0144]

[0145]

したがって、ANDゲート X_{15} ~ X_1 によって、対数変換上位ビット列 D_U P $^{(1, 1, 0, 0)}$ に相当する第12ビット D_{12} をアクティブビットとして検出し、ANDゲート X_{12} の論理"1"の出力をマルチプレクサ14の所定の制御端子 E に供給する。

[0146]

[0147]

このように、ANDゲート $X_{15} \sim X_1$ は、対数変換上位ビット列 D_{UP} (d_{15} 0、 d_{15} 0、 d_{15} 0、で示されるアクティブビットのビット番号A1を検出し、更に、入力データA2のビット列のうち、ビット番号A3よりも下位A4 ビット分のビット列のデータをマルチプレクサA4 より出力させるようになっている。

[0148]

次に、図10及び図11を参照して対数変換下位ビット列生成部4の動作を説明する。なお、図10及び図11は、動作を真理値表として示した図であり、入力データBは10進数と2進数で示し、最終的生成される対数変換データDの値を10進数で示している。

[0149]

まず図9において、入力データBの各ビットのうち、同図中の口で囲まれているアクテティブビットに基づいて、対数変換上位ビット列生成部3が対数変換上位ビット列D $_{UP}$ を生成する。

[0150]

これに対して、対数変換下位ビット列生成部 4 は、図 9 中の符号「*」で示されているアクテティブビットよりも下位の 4 ビット分を、少数点以下の値を表す対数変換下位ビット列 $D_{L,\Omega W}$ とする。

[0151]

したがって、図10に示すように、図9中の符号「*」で示されているビット列を全体的に1ビット分下位側にシフトさせて、符号「 \cdot 」で示す位置を小数点とすると、符号「 \cdot 」を境にして、整数の対数変換値を表す対数変換上位ビット列 $_{
m UP}$ と、小数点以下の対数変換値を表す対数変換下位ビット列 $_{
m LOW}$ とから成る対数変換データ $_{
m D}$ が生成される。

[0152]

対数変換下位ビット列生成部 4 は、図 7 に示した回路によって、この小数点以下の対数変換値を表す対数変換下位ビット列 D_{LOW} を入力データ B から選択して抽出する処理を行い、その対数変換下位ビット列 D_{LOW} を対数変換上位ビット列 D_{UP} に続く下位のビット列として出力する。


[0153]

つまり、図11に示すように、口で囲まれているアクテティブビットに基づいて生成された対数変換上位ビット列 D_{UP} に続けて、そのアクテティブビットよりも下位4ビット分のビット列をそのまま対数変換下位ビット列 D_{LOW} として出力する。

[0154]

そして、本対数変換器が、対数変換上位ビット列 D_{UP} と対数変換下位ビット列 D_{LOW} とを合わせたMビットのバイナリデータを対数変換データDとして出力する。

[0155]



[0156]

図12は、本実施例の対数変換器の変換精度を示す図であり、16ビットの入力データBを8ビットの対数変換データDに対数変換した場合の評価結果を示している。

[0157]

同図から解る通り、入力データBを10進数の「0」から「65535」まで変化させ、夫々の値に対応する対数出力の理論値と、本対数変換器により求めた対数変換データDの実際の結果を比較すると、ほぼ理論値に極めて近い結果が得られた。これにより、極めて高い対数変換精度が得られることを実証することができた。

[0158]

以上説明したように、本実施形態と実施例及びそれらの変形例によれば、少ない論理演算素子で対数変換を行うことができるため、回路規模の大幅な低減等を 実現することができる。また、対数変換に要する処理時間を大幅に短縮すること も可能である。また、図12に示したように、高い対数変換精度を得ることがで きる。

[0159]

このように、対数変換器に要求される要件を満足した新規な構成の対数変換器 を提供することができ、デジタル信号処理を行う各分野、例えばマルチメディア 化に伴って研究開発が進められているデジタル通信機器やデジタルテレビジョン セット等を含めた広い分野に、有効な効果を提供することができる。

[0160]

なお、図2、図4、図7、図9、図10、図11を参照して説明したように、本実施形態と実施例及びそれらの変形例では、小数点以下の対数変換値を表す2 進数のバイナリデータ列(対数変換下位ビット列)D_{LOW}を、入力データBの アクティブビットより下位に位置するビット列から抽出して、対数変換上位ビット列D_{UP}と合わせることで、最終的に対数変換データDを生成することとしている。

[0161]

そして、入力データBのアクティブビットより下位に位置するビット列から抽出する処理を1回だけ行って、対数変換上位ビット列D_{UP}と合わせるだけで、対数変換データDを生成することとしているので、対数変換の処理に要する時間を大幅に短縮するのとが可能となっている。

[0162]

ただし、更に対数変換精度を向上させるべく次の処理を行うようにしてもよい

[0163]

つまり、入力データBのアクティブビットより下位に位置するビット列、つまり、予め決められた q個(q=4)のビット列ではなく、アクティブビットより下位に位置する残余の全てのビット列の中で、上述したの同様の論理"1"となる最も上位に位置するビットを検出する。すなわち、図9、図10中の符号「*」で示されている小数点以下の対数値を表すビット列の中から、アクティブビット(以下「小数点以下アクティブビット」という)を検出する。

[0164]

そして、小数点以下アクティブビットの位置に相当する2進数のバイナリーデータ(小数点以下の値を表すバイナリーデータ)と、その小数点以下アクティブビットより下位の残りのビット列によって、小数点以下の対数値を表す対数変換下位ビット列D_{LOW}を生成する。

[0165]

このようにすると、限られたビット数mの対数変換データDを生成する一般的要請に応じるべく、小数点以下の対数値を表すバイナリーデータのビット数を低減することとなっても、精密に小数点以下の対数値を表す対数変換データDを生成することができる。別言すれば、少ないビット数で、小数点以下の対数値の分解能を向上させることができ、それによって、入力データBに対応する高精度の

対数変換データDを生成することができる。

[0166]

更に、こうした小数点以下アクティブビットを検出する処理を複数回(2回以上)繰り返してもよい。2回以上繰り返すと、小数点以下の対数値の分解能を更に向上させことができ、高精度の対数変換データDmを求めることが可能となる

[0167]

また、実施形態及び実施例の説明では、主にハードウェアで形成される対数変換器ついて説明したが、デジタル演算処理が可能なコンピュータ (CPU) 等を備えた電子機器で実行される対数変換用のコンピュータプログラムとすることも可能である。

[0168]

つまり、実施形態及び実施例で説明した対数変換器と同等の機能を有するコンピュータプログラムを作成し、パーソナルコンピュータ (PC)等の電子機器で実行させることにより、対数変換に要する処理時間を大幅に短縮化し、また高い対数変換精度等を得ることができる。

【図面の簡単な説明】

【図1】

従来の対数変換器の構成を示す図である。

【図2】

本発明の実施の形態に係る対数変換器の構成及び作用を説明するための図である。

【図3】

本発明の実施の形態に係る対数変換器の構成及び作用を更に説明するための図である。

【図4】

本発明の実施の形態に係る対数変換器の構成及び作用を更に説明するための図である。

【図5】

本実施例の対数変換器を適用した電子機器の構成を示す図である。

【図6】

本実施例の対数変換器に備えられた回路の構成を示す図である。

【図7】

本実施例の対数変換器に備えられた回路の構成を更に示した図である。

【図8】

本実施例の対数変換器の動作を説明するための図である。

【図9】

本実施例の対数変換器の動作を更に説明するための図である。

【図10】

本実施例の対数変換器の動作を更に説明するための図である。

【図11】

本実施例の対数変換器の動作を更に説明するための図である。

【図12】

本実施例の対数変換器における変換精度の評価結果を示す図である。

【符号の説明】

- 3…対数変換上位ビット列生成部
- 3 a …アクティブビット検出部
- 3 b …上位ビット列生成部
- 4 …対数変換下位ビット列生成部
- 4 a …下位ビット選択部
- 4 b …上位ビット列抽出部
- 12 ··· A M 検波部
- 13,14…マルチプレクサ

U0~U14...ORゲート

 $G_0 \sim G_{14} \cdots ANDゲート$

X_O…ORゲート

 $X_1 \sim X_{1.5} \cdots AND f - h$


e …制御端子

d …入力端子


【書類名】 図面

【図1】

(a)




(b)




【従来技術】


【図2】




【図3】




【図4】




【図5】



【図6】



【図7】



【図8】

入力(1 6 ビットの場合)										対数変換上位ビット列 Dup							
10進数						2 🛣	售数		11	ナ!	J)						10進数
	(MS	B)														(LSB)	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	O
2	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	1
3	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	
4	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	2
5 6	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	1	
7	٥	0	0	0	0	0	0	0	0	0	0	0	0	1	1	0 1	
8	ŏ	ő	Ö	0	o	Õ	ŏ	ŏ	Ö	Ö	Ö	Ö	1	ò	Ö	Ö	3
9	0	0	0	0	0	ō	Ō	0	ō	Ō	ō	ō	1	0	Õ	1	J
10	0	0	0	0	0	0	0	0	0	0	0	0	1	0.	1	0	
11	0	0	0	0	.0	0	0	0	0	0	0	0	1	0	1	1	
1 2	0	0	0	0	0	0	0	0	0	0	0	0	1	1	0	0	
1 3	0	0	0	0	0	0	0	0	0	0	0	0	1	1	0	1	
14	0	0	0	0	0	0	0	0	0	0	0	0	1	1	1	0	
1 5 1 6	0	0	0	0	0	0	0	0	0	0	0	0	1	1	1	1 0	4
i •	_	_	U	-	_	_	_	_	_		U	,	U	U	U	U	*
3 2	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	5
64	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	6
128	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	7
256	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	8
512	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	9
1024	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	1 0
2048	0	0	0	0	1	0	0	0	0	0	0	0	0	0	Ó	0	1 1
4096	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	1 2
8192	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	1 3
16384	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1 4
32768	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1 5
65535	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	

【図9】

	対数変換上位ビット列Due	
10進数	2 進数(パイナリ) (MSB) (LSB)	10進数
0	0000000000000000	
1	0000000000000000	0
2	0 0 0 0 0 0 0 0 0 0 0 0 0 1 *	1
4	0 0 0 0 0 0 0 0 0 0 0 0 0 1 * *	2
8	0 0 0 0 0 0 0 0 0 0 0 1 * * *	3
16	0 0 0 0 0 0 0 0 0 0 1 * * * *	4
3 2	0 0 0 0 0 0 0 0 0 0 1 * * * * *	5
6 4	0 0 0 0 0 0 0 0 0 1 * * * * * *	6
128	0 0 0 0 0 0 0 0 1 * * * * * * *	7
256	0 0 0 0 0 0 0 1 * * * * * * * *	8
512	0 0 0 0 0 0 1 * * * * * * * * *	9
1024	0 0 0 0 0 1 * * * * * * * * * *	1 0
2048	0 0 0 0 1 * * * * * * * * * * *	1 1
4096	0 0 0 1 * * * * * * * * * * *	1 2
8192	0 0 1 * * * * * * * * * * * *	1 3
16384	01 * * * * * * * * * * * * *	14 .
32768	1 * * * * * * * * * * * * * *	1 5


【図10】

	対数変換上位ビ	
10進数	2 進数 (バイナリ) (MSB) (LSB)	ット列D 10進数
0	0000000000000000	
l ĭ	000000000000000000000000000000000000000	0
2	000000000000001 . *	1
4	000000000000011 * *	2
8	000000000001 ** * *	3
16	0 0 0 0 0 0 0 0 0 0 1 - * * * *	4
3 2	0000000001 • * * * * *	5
6 4	000000001 • * * * * * *	6
128	0 0 0 0 0 0 0 0 1 • * * * * * *	7
256	0000001	8
5 1 2	0 0 0 0 0 0 1 • * * * * * * * *	9
1024	0000 <u>0</u> 1 • * * * * * * * * *	1 0
2048	0 0 0 1 • * * * * * * * * * *	11
4096	0 0 0 1 • * * * * * * * * * * *	1 2
8192	0 0 1 • * * * * * * * * * * *	1 3
16384	01.* * * * * * * * * * * *	1 4
32768	1 • * * * * * * * * * * * * * *	15

【図11】

	入力(16ビットの場合)	対数変換データ D (log 2 B)
10進数	2 進数(バイナリ) (MSB) (LSB)	10進数
0	000000000000000	
1		0. 0000
2		1. 0000
3	000000000000000000000000000000000000000	1. 5000
4		2. 0000
5		2. 2500
6		2. 5000
7	0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1	2. 7500
8	0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0	3. 0000
9	$ \begin{array}{cccccccccccccccccccccccccccccccccccc$	3, 1250
10		3, 2500 3, 3750
11		3, 5750
13	0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 1	3. 6250
14	0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 0	3. 7500
15	0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1	3. 8750
16	0 0 0 0 0 0 0 0 0 0 1 0 0 0 0	4. 0000
3 2		5. 0000
64	0000000001000000	6. 0000
128	0000000010000000	7. 0000
256	0000000100000000	8. 0000
512		9. 0000
1024	0000 <u>01</u> 0000000000	10. 0000
2048		11. 0000
4096	0 0 0 1 0 0 0 0 0 0 0 0 0 0 0	12. 0000
8192	0 0 1 0 0 0 0 0 0 0 0 0 0 0	13. 0000
16384	0 1 0 0 0 0 0 0 0 0 0 0 0 0 0	14. 0000
32768	11000000000000000	15. 0000
36864	1001000000000000	15. 1250
40960	10100000000000000	15. 2500
45056	10110000000000000	15. 3750
49152	110000000000000000	15. 5000
53248	1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0	15. 6250
57344	11100000000000000	15. 7500
61440	11110000000000000	15. 8750

【図12】



【書類名】

要約書

【要約】

【課題】 回路規模の低減が可能な対数変換器を提供する。

【選択図】 図2

出願人履歴情報

識別番号

[000005016]

1. 変更年月日

1990年 8月31日

[変更理由]

新規登録

住 所

東京都目黒区目黒1丁目4番1号

氏 名

パイオニア株式会社